工学講座

⑨CーMOS IC は電源をショートすることがある


Fig. 1
サイリスタの構造と記号


Fig. 2
サイリスタの動作


Fig. 3
C-MOS IC


Fig. 4
C-MOS IC の構造

この問題の詳細を理解するためには、半導体の知識が必要になります。ここでは、あまり深入りしないで説明しましょう。

皆さんは、ダイヤルを回すと、照明が明るくなったり、暗くなったりする装置をご存知のことと思います。これに使われているのはサイリスタという半導体です。サイリスタは Fig. 1 の上図に示すような構造のもので、下図の記号で表されます。通常はサイリスタのアノードにプラス、カソード間にマイナスの電圧を加えますが、電圧を加えただけでは電流は流れません。この状態で、ゲートとカソードの間に、ほんの少しの電流を、ほんの少しの時間流してやると、その瞬間から、アノードからカソードに大電流を流せるようになり、いわば半導体でできたスイッチとして動作します。

このスイッチは一度 ON にすると、電流が一定以下になる(保持電流)まで、ON の状態を保ちます。また逆方向には電流を流せません。通常は Fig. 2 のように、交流電源で電圧がゼロを横切った瞬間(ゼロ・クロス)から一定の時間後にゲートに瞬間的な電流を流すことで ON にさせ、そのタイミングを変化させることで、電流が流れる時間を変化させ、電灯の明るさや、ヒーターの温度等を調節します。サイリスタで正負両方向の電流を制御するには、逆向きのサイリスタを追加するなどします。

以上を理解した上で、C-MOS IC の話に移りましょう。C-MOS IC は Complementary MOS IC の略で、日本語では「相補的」MOS IC という意味で、Fig. 3 左図のように、ゲートを接続し合った pMOS および nMOS トランジスタで作られています。MOSトランジスタのゲートは絶縁されているため、電圧を加えても電流は流れません。この図の V+ を電源のプラス側、V- をマイナス側に接続し、ゲートを V- に接続すると pMOS トランジスタが ON になり、ゲートを V+ に接続すると nMOS トランジスタが ON になります。この動作が「相補的」の意味です。このICでは、常にどちらかのトランジスタしか ON にならないため、原理上、まったく電流を消費せずに動作する IC になります。現実には MOS トランジスタのゲートが微小なコンデンサーとして機能するため、電圧が変動するたびにこのコンデンサーを充放電するための電流が流れますが、C-MOS IC はいろいろな IC の中で、最も消費電流が少ないものになります。このため、植込みデバイスにはこの IC が採用されています。

しかし C-MOS IC に欠点がないわけではありません。最大の欠点は、ラッチアップという現象を生じることがあることです。Fig. 4 はC-MOS IC の構造を示したものですが、C-MOS IC には、図中の黄色の破線で示すように、V+ から V- の経路に Fig. 1 のサイリスタと同じ「PNPN構造」が存在しています。IC が通常の動作をしている場合には、何も問題にならないのですが、入力(ゲート)や出力に V+ より高い電圧や、V- より低い電圧が加わわると、サイリスタのゲート電流に相当する電流が流れてしまい、この「PNPN構造」がサイリスタとして動作してしまいます。これが C-MOS IC のラッチアップ現象のメカニズムです。

ラッチアップが生じると、サイリスタは V+ と V- の間、すなわち電源の間に存在しますので、電源がショートされることになります。電源がしっかりした通常の装置でラッチアップが生じると、IC に大電流が流れるため、IC 自身が破壊されてしまいます。しかし、デバイスでは電池を電源としているため、ショート状態は一瞬で解除されるのが一般的です。しかし、一瞬とはいえ、電源電圧がほぼゼロになりますので、メモリー内容等が失われ、回路全体のリセットにつながります。

ラッチアップの原因になるような電圧が加わるのは、IC が外界に接続されている入出力端子になります。C-MOS IC では、このような端子には保護回路を付けて、IC 内部に問題になるような電圧が入り込まないようにしています。しかし、デバイスの間近で電気メスや除細動器を使ったりした場合にはラッチアップによるリセットを生じる場合があります。


←前へ  次へ→